SRAM时序测试电路及测试方法

本发明实施例提供一种SRAM时序测试电路及测试方法。其中，SRAM时序测试电路双端口SRAM存储单元和测试电路单元，测试电路单元包括第一模式切换电路，其两个输入端分别与两个读数据信号输出端连接，一个输入端接收到的数据信号的翻转的时刻与另一个输入端接收到的数据信号的翻转的时刻不同；边沿信号触发电路的输入端与第一模式切换电路的输出端连接；第二模式切换电路的输入端与边沿信号触发电路的输出端连接，两个输出端分别与两个时钟信号输入端相连；第一模式切换电路还设置有第一使能端，第二模式切换电路具有第二使能端。从而利用双端口SRAM具有两个读数据信号输出端口的特点产生边沿触发信号，实现对Tcq的测量。